Objetivo

Consolidar o exercício anterior integrando os módulos individuais (latches e flip-flops) desenvolvidos por cada integrante em um sistema digital funcional, introduzindo conceitos de projeto hierárquico, interface entre blocos, verificação de sistemas e (opcionalmente) síntese lógica.

Enunciado proposto ao grupo

O grupo deve escolher **um** dos sistemas abaixo para projetar, utilizando como base os módulos de memória que cada membro já implementou na etapa anterior (cada aluno contribui com seu elemento como submódulo):

1. **Banco de registradores (Register File)** — N registradores de M bits, com decodificação de endereço de leitura/escrita, usando FFs-D como célula de armazenamento.
2. **Registrador de deslocamento (shift register)** serial-paralelo, com modos de carga paralela e deslocamento à esquerda/direita.
3. **Contador Johnson ou anel de deslocamento** usando FFs-T ou FFs-JK.
4. **Memória RAM simples** (ex. 4x4 ou 8x4 bits) usando latches D como células, com lógica de endereçamento e controle de escrita/leitura.
5. **Máquina de estados finita (FSM)** aplicada (ex. controlador de semáforo ou máquina de venda automática), usando os flip-flops do grupo como elementos de estado.

Requisitos mínimos (nível acima da etapa individual)

1. **Arquitetura hierárquica**: o sistema deve instanciar os módulos individuais já validados como submódulos, não recomeçar do zero.
2. **Especificação de interface acordada em grupo** *antes* de codificar: largura de barramento, sinais de controle, convenção de endereçamento, protocolo de clock/reset.
3. **Testbench de integração com verificação automática** (self-checking): em vez de só observar a waveform, o testbench deve comparar a saída simulada com um valor esperado e sinalizar PASS/FAIL (assertions do SystemVerilog, se o grupo quiser ir além).
4. **Análise temporal do sistema completo**: identificar o caminho crítico, discutir requisitos de setup/hold entre os blocos, e verificar se há necessidade de sincronização entre diferentes elementos de memória (ex. combinar latch + flip-flop no mesmo datapath gera *race condition*?).

5. **Discussão sobre metaestabilidade** e riscos de integrar elementos sensíveis a nível (latches) com elementos disparados por borda (flip-flops) no mesmo sistema.
6. **Relatório de grupo** que amarre as discussões individuais da etapa anterior, comparando os trade-offs reais observados ao integrar os diferentes elementos no mesmo sistema.
7. **Demonstração** (waveform completo do sistema + breve explicação da arquitetura escolhida).